Huawei presenta los chips Kirin 9050 con tecnología LogicFolding y un 53,5 % más de densidad de transistores

Huawei incorpora su estrategia de chips tridimensionales a los teléfonos

Huawei afirma que su serie Kirin 9050 ha llevado la tecnología LogicFolding a la producción en masa y ha aumentado la densidad de transistores un 53,5 % al distribuir los circuitos de procesamiento en capas conectadas. En una presentación informativa celebrada el 13 de octubre de 2026 en su centro de investigación de Lianqiuhu, en Shanghái, la empresa explicó una forma de mejorar los chips acortando los recorridos que hacen las señales eléctricas en su interior.

Huawei informó de un aumento del 23 % en el rendimiento de la CPU cuando trabajan varios núcleos a la vez, un incremento del 40 % en el rendimiento de la representación gráfica y un aumento del 140 % en la capacidad de procesamiento de inteligencia artificial, en comparación con la generación anterior. Según los informes, el Kirin 9050 Pro, de especificaciones superiores, alcanza los 238 millones de transistores por milímetro cuadrado.

Xu Songyu, responsable de gestión de productos de chips para terminales inalámbricos en el negocio de semiconductores de Huawei, afirmó que la serie incluye más de 50 millones de puntos de unión híbrida y más de 5 millones de interconexiones de señal efectivas. Estas conexiones permiten que los circuitos de distintas capas se comuniquen mediante rutas verticales cortas, en lugar de depender de recorridos más largos por una superficie plana.

Este desarrollo es importante porque las restricciones han impedido que Huawei acceda a algunos de los equipos de fabricación de chips más avanzados del mundo. Huawei busca mejoras mediante la disposición de los circuitos, las conexiones y el diseño coordinado, mientras sigue afrontando limitaciones en la tecnología de fabricación.

La empresa identificó el Mate 90 Pro Max como dispositivo de prueba y el Mate 80 Pro Max como dispositivo de comparación. Las cifras de Huawei corresponden a sus propias mediciones; los compradores aún necesitan pruebas independientes para conocer la duración de la batería, el rendimiento sostenido en videojuegos y la capacidad de respuesta de la IA en las aplicaciones cotidianas.

Cómo acorta los recorridos LogicFolding

Un transistor es un interruptor electrónico diminuto. Miles de millones de estos interruptores forman los circuitos que ejecutan programas, generan gráficos y procesan datos. Su velocidad depende, en parte, de lo rápido que puedan desplazarse las señales entre ellos.

La miniaturización tradicional permite integrar más transistores en una superficie determinada al reducir el tamaño de los componentes. LogicFolding, en cambio, distribuye los circuitos entre capas de silicio activas y las une mediante conexiones verticales densas. Una conexión que antes recorría una gran distancia horizontal puede seguir ahora una ruta más corta entre capas.

Huawei afirma que el diseño amplía la disposición de una a dos capas activas. Sus mediciones indican una reducción del 20 % en la longitud de las rutas internas de los núcleos y reducciones de hasta el 70 % en las rutas críticas de temporización. Estas rutas críticas son aquellas cuyos retrasos pueden limitar la rapidez con la que un circuito completa su trabajo.

Xu describió los chips como varias piezas de silicio sin encapsular, o chips individuales, diseñadas en conjunto como un procesador completo. La ubicación de los circuitos y sus conexiones se planifica en tres dimensiones desde el principio, para que las capas puedan repartirse el trabajo de manera eficiente.

Los cables más cortos pueden reducir la resistencia y las cargas eléctricas no deseadas, lo que permite que las señales lleguen antes y consuman menos energía. La estructura apilada también concentra la actividad en un espacio menor, por lo que la disipación del calor se convierte en una tarea central de ingeniería.

Qué significan las cifras de rendimiento

Las mejoras comunicadas por Huawei abarcan tres partes distintas del procesador. La CPU se encarga de las tareas informáticas generales; la GPU genera gráficos, y la NPU está diseñada para realizar cálculos de IA. Un aumento del 23 % en el rendimiento de la CPU equivale a un resultado 1,23 veces superior al nivel anterior; un aumento del 140 % en la capacidad de procesamiento de la NPU equivale a 2,4 veces el nivel anterior.

La empresa también informa de un ahorro considerable de energía. A un rendimiento comparable, sus mediciones indican que el consumo de la NPU es un 66 % menor, el de la GPU un 58 % menor y el de los núcleos de la CPU un 41 % menor. En la presentación de octubre, Huawei describió por separado una mejora del 41 % en la eficiencia energética de los núcleos grandes de la CPU del Kirin 9050 Pro.

La eficiencia energética mide el trabajo realizado con una cantidad determinada de energía, mientras que el consumo de energía mide la rapidez con que se utiliza. Cada una de estas mediciones requiere sus propias condiciones de prueba. Huawei también dijo que había reducido los voltajes de funcionamiento y las frecuencias de reloj para ayudar a controlar el calor.

Las especificaciones comunicadas del Kirin 9050 Pro incluyen una CPU de nueve núcleos, un núcleo principal que funciona a 3,1 GHz, una GPU Maleoon 920 y una NPU Da Vinci. Para quien tenga el teléfono, el valor práctico dependerá de cómo rindan estos componentes en conjunto durante una sesión prolongada de juego, al usar una aplicación exigente o al hacer consultas repetidas a la IA.

Millones de uniones conectan las capas

La unión híbrida conecta superficies de silicio mediante contactos eléctricos extremadamente pequeños. Huawei afirma que el Kirin 9050 Pro utiliza una separación de 1,5 micrómetros entre las uniones, lo que significa que la distancia entre puntos de conexión vecinos es de unos 1,5 milésimos de milímetro.

Las cifras de conexiones requieren precisión. El desglose detallado de Huawei indica que hay más de 50 millones de puntos de unión y más de 5 millones de conexiones de señal efectivas; otra descripción de la presentación de octubre se refiere a más de 50 millones de canales de interconexión de alta velocidad. Según el desglose del encapsulado comunicado, alrededor del 10 % al 15 % transporta señales activas, por lo que conviene distinguir entre el total de conexiones físicas y las que se utilizan para transmitir señales.

La fabricación de estas conexiones exige una alineación muy precisa, el adelgazamiento de las obleas y el pulido de las superficies. Los pequeños espacios o los contactos de cobre desalineados pueden dañar las conexiones. El rendimiento de fabricación, es decir, la proporción de chips fabricados que funcionan correctamente, adquiere especial importancia cuando varias capas activas deben funcionar en conjunto.

Huawei no ha revelado la empresa fabricante del Kirin 9050 Pro, su nodo de fabricación, el rendimiento de producción ni las condiciones completas de las pruebas comparativas. Esos detalles ayudarían a evaluar el costo de fabricar los chips y la reproducibilidad de las mejoras comunicadas.

Los modelos de IA ocupan menos memoria

Huawei afirma que la serie Kirin 9050 puede ejecutar un modelo de IA de 30.000 millones de parámetros con 2,5 GB de memoria adicional. Los parámetros son valores numéricos aprendidos durante el entrenamiento que ayudan al modelo a generar sus respuestas.

El modelo utiliza una arquitectura de mezcla de expertos, conocida por la sigla MoE. Esta distribuye el trabajo entre partes especializadas del modelo y activa algunas de ellas para cada tarea. Esto puede reducir la capacidad de procesamiento necesaria para cada respuesta, en comparación con la activación del modelo completo.

Huawei informa de una mejora del 25 % en el rendimiento de carga del modelo y una reducción del 75 % en el uso de memoria frente a la generación anterior. Según esa comparación, la nueva necesidad de memoria equivale a una cuarta parte del nivel anterior. La empresa describe los 2,5 GB como memoria adicional utilizada, no como la memoria total que requiere el teléfono.

Ejecutar un modelo de IA en un teléfono permite procesar localmente las tareas compatibles, sin enviar cada solicitud a un servidor remoto. Para los usuarios, el tiempo de carga y el uso de memoria importan tanto como la capacidad de procesamiento: el modelo debe poder ejecutarse junto con el sistema operativo y otras aplicaciones, y responder con suficiente rapidez para resultar útil.

De un anuncio en mayo a los detalles de octubre

Huawei presentó el principio general detrás de LogicFolding el 25 de mayo, en el Simposio Internacional de Circuitos y Sistemas del IEEE de 2026. He Tingbo, presidente del negocio de semiconductores de Huawei, presentó lo que la empresa denomina la ley de escalado Tau.

El anuncio de Huawei sobre la ley de escalado Tau propuso el escalado temporal como principio rector para el desarrollo de semiconductores. La letra griega tau representa una constante de tiempo, una medida relacionada con la rapidez con que responde un circuito eléctrico. El enfoque de Huawei busca reducir los retrasos desde los dispositivos individuales hasta los sistemas informáticos completos.

La implementación ha avanzado en varias etapas:

• 25 de mayo de 2026: Huawei presentó la ley de escalado Tau y dijo que los chips Kirin que llegarían en otoño serían los primeros en utilizar LogicFolding.
• 12 de septiembre de 2026: comenzaron en China las ventas del Mate XT 2 Ultimate Design, que, según los informes, incorpora el Kirin 9050 Pro.
• 1 de octubre de 2026: Huawei lanzó la edición de coleccionista del Mate 90 Pro Max con el Kirin 9050 Pro.
• 13 de octubre de 2026: Huawei detalló la arquitectura en Shanghái y dijo que sus chips Kirin de 2027 ya estaban en fase de pruebas.

Huawei afirma que diseñó y produjo en masa 381 chips bajo el marco general de Tau durante seis años. Xu dijo que la exploración de LogicFolding comenzó hace cuatro años. El marco abarca varios tipos de optimización, mientras que LogicFolding es la arquitectura de circuitos específica que ahora se incorpora a los productos Kirin.

Una vía para sortear las limitaciones de equipos, con costos asociados

El trabajo de Huawei se desarrolla en un contexto de restricciones que bloquean el acceso a las avanzadas máquinas de litografía ultravioleta extrema fabricadas por la empresa neerlandesa ASML. Estas máquinas ayudan a los fabricantes a crear componentes de circuito muy pequeños. TSMC ha iniciado la producción en volumen de chips con su proceso de 2 nanómetros, mientras Huawei busca mejoras mediante una combinación distinta de opciones de fabricación y diseño.

Neil Shah, vicepresidente de investigación de Counterpoint Research, señaló que el calor, el encapsulado y el rendimiento de fabricación son pruebas importantes para el enfoque de Huawei.

«Sin embargo, esta vía paralela para los semiconductores aún no ha demostrado su viabilidad a gran escala. Este enfoque puede plantear graves limitaciones térmicas y dificultades de encapsulado que pueden afectar al rendimiento de fabricación», dijo Shah.

Las cifras financieras de Huawei muestran la magnitud de su inversión. El gasto en investigación y desarrollo alcanzó los 121.380 millones de yuanes en el primer semestre de 2026, un 25,2 % más que un año antes y equivalente al 25,9 % de los ingresos. El beneficio neto cayó un 36 %, hasta los 23.810 millones de yuanes, durante el mismo periodo.

La llegada al mercado de consumo comienza en el segmento de precios más altos. El Mate XT 2, un teléfono cuya pantalla se pliega en tres partes, salió a la venta en China con precios de entre 19.999 y 24.999 yuanes. Huawei también afirma que los envíos de dispositivos con chips Kirin superan los 100 millones desde su regreso en agosto de 2023, lo que proporciona una base considerable de productos para futuras generaciones de procesadores.

Los objetivos de Huawei para 2027 y 2031

Huawei planea reducir la separación entre las uniones híbridas de 1,5 a 1 micrómetro en 2027. Si se mantiene la misma disposición, reducir la separación en ambas direcciones permitiría, en teoría, contar con unas 2,25 veces más posiciones de conexión por unidad de superficie. La densidad efectiva depende de las rutas de conexión, el suministro eléctrico y los requisitos de fabricación.

La empresa afirma que el silicio de prueba de los Kirin de 2027 ya cuenta con más de 100 millones de interconexiones verticales, y Xu dijo que los resultados de las pruebas cumplían las expectativas. Huawei también ha anunciado que aspira a reducir la separación entre las uniones a 720 nanómetros en un plazo de tres años y que contempla diseños futuros con tres o cuatro capas activas.

El objetivo oficial de Huawei para 2031 es alcanzar una densidad de transistores equivalente a la de un proceso de 14 ángstroms, o 1,4 nanómetros. La densidad describe cuántos transistores caben en una superficie. Un proceso de fabricación también determina el comportamiento de los transistores, las características de consumo y los requisitos de producción, por lo que el objetivo declarado por Huawei se refiere a un aspecto del rendimiento de los chips.

Paul Triolo, responsable de tecnología para Asia y América en DGA Group, ha señalado que siguen existiendo dificultades relacionadas con el rendimiento de fabricación, el consumo eléctrico, el calor y el rendimiento de los dispositivos. Xu también enumeró entre las tareas pendientes las herramientas de diseño, la compensación de las variaciones de fabricación, el control de la energía, las interconexiones entre capas y los métodos de evaluación comparativa.

Por qué la ambición va más allá de los teléfonos inteligentes

El marco Tau de Huawei también abarca el software, la arquitectura de los procesadores y los grandes sistemas informáticos. A nivel de los chips, la empresa describe un proceso de diseño conjunto del software y el silicio para que las instrucciones y los datos se muevan con eficiencia. A nivel de los sistemas, su enfoque UnifiedBus busca reducir los retrasos de comunicación entre grandes grupos de equipos informáticos llamados SuperPoD.

Mateo Valero, director del Barcelona Supercomputing Center, dijo que el éxito depende de coordinar las aplicaciones, el software, la arquitectura de los procesadores, la memoria y los transistores.

«El transistor es importante, pero ahora lo que importa es cómo se comporta todo el sistema», dijo Valero.

Esto plantea un reto mayor que el lanzamiento de un teléfono inteligente. Un centro de datos debe suministrar datos a numerosos procesadores y, al mismo tiempo, gestionar la comunicación, el consumo eléctrico y la refrigeración. Huawei ha anunciado planes para extender LogicFolding a la informática empresarial y lanzar un chip de IA Ascend 990 para 2030.

Los avances de Huawei en la computación de IA nacional también afectan las oportunidades comerciales de Nvidia en China. George Chen, socio y codirector de la práctica digital de The Asia Group, dijo que se estrechaba el margen de tiempo para que Nvidia vendiera en China chips avanzados como el H200, a medida que se desarrollaban alternativas locales.

Por ahora, el logro concreto de Huawei es la introducción comercial, según lo informado, de un procesador diseñado en torno a capas activas estrechamente conectadas. Los próximos hitos son la generación Kirin de 2027, una mayor densidad de uniones y pruebas que demuestren cómo rinde la arquitectura con cargas de trabajo sostenidas y mayores volúmenes de producción.

Puntos clave

• Huawei afirma que los chips Kirin 9050 llevan LogicFolding a la producción en masa y aumentan la densidad de transistores un 53,5 %.
• Las mejoras comunicadas incluyen un 23 % más de rendimiento de la CPU, un 40 % más de rendimiento gráfico y un 140 % más de capacidad de procesamiento de la NPU.
• El diseño utiliza dos capas activas, con puntos de unión separados por 1,5 micrómetros.
• Huawei afirma que sus chips Kirin de 2027 están en fase de pruebas y planea reducir la separación entre las uniones a 1 micrómetro.
• El objetivo de la empresa para 2031 es alcanzar una densidad de transistores equivalente a la de un proceso de 1,4 nanómetros.
• El calor, el rendimiento de fabricación, las herramientas de diseño y los costos de producción siguen siendo retos centrales de ingeniería.