Un cambio radical en la arquitectura informática
Investigadores chinos presentaron un revolucionario chip de computación analógica que procesa cargas de trabajo de inteligencia artificial con una fracción de la energía que necesitan los procesadores digitales convencionales. El avance marca un hito importante en los esfuerzos por desarrollar hardware para IA más sostenible. En un estudio publicado esta semana en la revista Nature Communications, científicos de la Universidad de Pekín demostraron que su chip de memoria resistiva de acceso aleatorio podía entrenar sistemas de recomendación con conjuntos de datos de una escala comparable a los utilizados por Netflix y Yahoo. El chip alcanzó una velocidad doce veces mayor que la de procesadores digitales avanzados y consumió apenas una doscientava parte de la energía.
Contenido
El avance confirma afirmaciones teóricas anteriores y lleva la tecnología más allá de simples pruebas matemáticas, hacia aplicaciones prácticas. Sun Zhong, autor principal del estudio, describió el logro como un paso más en la ampliación de los límites de la computación analógica y señaló que el nuevo chip pudo realizar tareas complejas sin perder las ventajas inherentes de velocidad y eficiencia energética de este tipo de computación. El desarrollo llega mientras los centros de datos de todo el mundo afrontan una demanda eléctrica en aumento, impulsada por el entrenamiento de sistemas de IA. Algunas instalaciones consumen tanta energía como ciudades pequeñas.
La investigación se basa en un trabajo presentado inicialmente en octubre, cuando el equipo anunció por primera vez que había resuelto lo que los expertos describen como el problema de precisión centenario que aquejaba a la computación analógica. En aquel momento, los investigadores señalaron que el chip podría alcanzar tasas de procesamiento mil veces superiores a las de unidades digitales de primer nivel, como la unidad de procesamiento gráfico Nvidia H100, y ofrecer una eficiencia energética cien veces mayor. La publicación más reciente confirma mejoras de rendimiento en condiciones reales, aunque más modestas que las proyecciones teóricas iniciales, y demuestra capacidades para aplicaciones de recomendación personalizada y procesamiento de imágenes.
A diferencia de las computadoras tradicionales, que procesan información como dígitos binarios, ceros y unos, los sistemas analógicos manipulan señales físicas continuas, como la corriente eléctrica. La computación digital funciona como un interruptor convencional, con solo dos posiciones, encendido o apagado; la analógica se parece más a un regulador de intensidad, que ajusta los valores en una escala continua. Esta diferencia fundamental permite que los chips analógicos realicen cálculos mediante propiedades físicas, en lugar de código binario, y evita el traslado de datos entre la memoria y las unidades de procesamiento, que consume mucha energía y limita a los procesadores convencionales.
El momento de este avance es crucial, ya que la industria de la inteligencia artificial afronta una crisis energética. Entrenar un solo modelo grande de lenguaje puede consumir megavatios hora de electricidad, y los centros de datos de todo el mundo usan más energía que algunos países desarrollados. Los procesadores digitales tradicionales se enfrentan a límites físicos fundamentales a medida que los fabricantes se acercan a la escala atómica de los componentes semiconductores. Por ello, las innovaciones en arquitectura, más que los avances en fabricación, son cada vez más necesarias para seguir progresando.
Sin embargo, históricamente los sistemas analógicos han tenido dificultades para alcanzar la precisión necesaria. Mientras que las computadoras digitales obtienen resultados exactos mediante algoritmos paso a paso, los dispositivos analógicos eran propensos a las interferencias y al ruido de las señales, lo que los hacía inadecuados para aplicaciones modernas complejas. Esta limitación relegó durante décadas la tecnología analógica a una curiosidad histórica, pese a sus antiguos orígenes, entre ellos el mecanismo de Anticitera, una calculadora astronómica griega de hace dos mil años que utilizaba engranajes acoplados para predecir las posiciones de los cuerpos celestes.
Cómo superar la barrera de la precisión
El equipo de la Universidad de Pekín abordó esta limitación con una innovadora arquitectura de doble circuito que combina la velocidad de la computación analógica con la precisión de los sistemas digitales. El chip utiliza celdas de memoria resistiva de acceso aleatorio, que almacenan datos al ajustar la resistencia eléctrica entre electrodos. Al organizar estas celdas en dos circuitos distintos, los investigadores crearon un sistema que genera rápidamente soluciones aproximadas y luego las refina mediante un procesamiento iterativo, hasta alcanzar una precisión comparable a la de los cálculos digitales de punto flotante de treinta y dos bits.
La precisión ha sido durante mucho tiempo el principal cuello de botella de la computación analógica. Cómo lograr a la vez una alta precisión y escalabilidad en la computación analógica, y aprovechar así sus ventajas inherentes para las tareas informáticas modernas, es un problema centenario que ha aquejado a la comunidad científica mundial.
Sun Zhong, profesor adjunto de la universidad, explicó que este método mejora en cinco órdenes de magnitud la precisión de la computación analógica tradicional, es decir, unas cien mil veces. El primer circuito produce resultados con un margen de error de aproximadamente el uno por ciento, pero, tras tres ciclos de refinamiento en el segundo circuito, el error se reduce hasta igualar el de los procesadores digitales estándar. El equipo demostró esta capacidad al resolver problemas de inversión de matrices con matrices de valores reales de dieciséis por dieciséis elementos y una precisión de punto fijo de veinticuatro bits.
La tecnología de memoria resistiva de acceso aleatorio, fundamental para esta innovación, representa un cambio importante respecto de la computación tradicional basada en transistores. Las celdas RRAM funcionan como memristores, componentes eléctricos que recuerdan cuánta corriente ha circulado por ellos al modificar su resistencia interna. Esta propiedad permite que el chip almacene y procese información simultáneamente en el mismo lugar físico, eliminando la separación entre memoria y procesador que obliga a las computadoras convencionales a gastar energía trasladando datos de un lado a otro por las líneas del bus.
Las operaciones con matrices son la base matemática de la inteligencia artificial moderna, el aprendizaje automático y las comunicaciones inalámbricas. Al entrenar redes neuronales o procesar señales para redes 6G, las computadoras deben resolver estas ecuaciones, que implican enormes conjuntos de números. Los procesadores digitales realizan estas tareas de forma secuencial y dividen los cálculos en largas cadenas de operaciones binarias. El chip analógico procesa estas matrices en paralelo y realiza los cálculos directamente en las matrices de memoria, sin convertir las señales en código binario.
No se puede exagerar la importancia histórica de resolver el problema de la precisión. La computación analógica es anterior a la digital; entre sus primeros ejemplos figura un integrador de agua soviético de mil novecientos treinta y seis, que utilizaba el flujo de líquido por tubos para resolver ecuaciones matemáticas. Pese a innovaciones como esa, los problemas de ruido y escalabilidad llevaron a la obsolescencia de los sistemas analógicos a medida que maduraba la tecnología digital. El nuevo chip retoma estos conceptos mediante tecnología moderna de memoria resistiva y podría reabrir el camino a arquitecturas abandonadas hace décadas.
De la teoría matemática a las aplicaciones prácticas
Mientras que el anuncio inicial se centró en las capacidades teóricas, la publicación más reciente confirma el rendimiento en cargas de trabajo prácticas de IA que reflejan las necesidades de la industria. El chip pudo ejecutar sistemas de recomendación personalizada con conjuntos de datos de una escala comparable a los utilizados por Netflix y Yahoo, lo que demuestra capacidades que van más allá de simples pruebas matemáticas. En pruebas de compresión de imágenes, el sistema reconstruyó datos visuales con una calidad casi idéntica a la de la computación digital de precisión completa, y redujo a la mitad las necesidades de almacenamiento.
Estas aplicaciones corresponden a las cargas de trabajo con grandes volúmenes de datos que actualmente ponen a prueba los recursos de los centros de datos de todo el mundo. Los algoritmos de recomendación son la base de los servicios de streaming, las redes sociales y los sitios de comercio electrónico, donde procesan miles de millones de interacciones de usuarios para generar sugerencias personalizadas. La compresión de imágenes es fundamental para todo tipo de actividades, desde la transmisión de video hasta las imágenes médicas, en las que reducir el tamaño de los archivos sin sacrificar calidad permite ahorrar ancho de banda y costos de almacenamiento. La capacidad del chip para realizar estas tareas con un consumo mínimo de energía apunta a un posible cambio en el funcionamiento de estos servicios.
Esto amplía un paso más los límites de la computación analógica.
Además de las aplicaciones de consumo, el chip demostró capacidades en pruebas de comunicaciones inalámbricas al detectar señales en sistemas masivos de múltiples entradas y múltiples salidas. Esta tecnología será fundamental para las futuras redes 6G, en las que las estaciones base deberán procesar grandes conjuntos de antenas en tiempo real. El dispositivo igualó el rendimiento de los procesadores digitales en estas tareas de comunicación y utilizó aproximadamente cien veces menos energía, lo que apunta a posibles aplicaciones en entornos con limitaciones energéticas, donde la duración de la batería o la capacidad de refrigeración restringen el uso de hardware tradicional.
Las futuras redes inalámbricas 6G exigirán que las estaciones base gestionen simultáneamente cientos de elementos de antena y procesen enormes cantidades de datos de señal en tiempo real para mantener las conexiones con los dispositivos móviles. Las exigencias de cálculo de estos sistemas superan las capacidades de los procesadores digitales de señales actuales, sobre todo por las limitaciones de latencia y consumo energético de las torres celulares remotas. La capacidad demostrada por el chip analógico para detectar señales de comunicaciones inalámbricas con un rendimiento equivalente al de los procesadores digitales y un consumo mínimo de energía lo hace especialmente adecuado para estas aplicaciones de telecomunicaciones.
El ahorro energético cobra especial importancia si se considera la escala de la infraestructura de IA actual. El entrenamiento de modelos grandes de lenguaje requiere semanas de procesamiento en miles de tarjetas gráficas de alta gama y consume megavatios hora de electricidad. Reducir el consumo energético en dos órdenes de magnitud y mantener o mejorar la velocidad de procesamiento podría disminuir drásticamente tanto los costos operativos como el impacto ambiental, ante la creciente preocupación por la huella de carbono del desarrollo de la inteligencia artificial.
El contexto mundial de los semiconductores
El avance llega en un momento crucial para el panorama tecnológico mundial, en el que las restricciones a las exportaciones limitan el acceso de China a las GPU avanzadas de Nvidia y a otros procesadores digitales de alto rendimiento. Aunque el chip no reemplaza de inmediato a las tarjetas gráficas de uso general, ofrece una alternativa especializada para determinadas tareas informáticas predominantes en las cargas de trabajo de entrenamiento e inferencia de IA. Analistas de la industria señalan que esto podría transformar el hardware para IA al ofrecer una opción de bajo consumo energético para los cálculos matriciales, que constituyen el núcleo de las operaciones de las redes neuronales.
Las comparaciones con la Nvidia H100, la tarjeta gráfica utilizada para entrenar modelos grandes de lenguaje, como ChatGPT, ponen de relieve el posible impacto. Las proyecciones teóricas apuntan a un rendimiento mil veces superior al de estos procesadores digitales en determinadas operaciones con matrices, con mejoras de cien veces en eficiencia energética. Incluso los resultados validados en condiciones reales —una velocidad doce veces mayor y una eficiencia energética doscientas veces superior— representan avances sustanciales frente a la tecnología actual, predominante en los centros de datos de todo el mundo.
El proceso de fabricación utilizó las capacidades de fundiciones comerciales, lo que significa que la producción podría ampliarse, en teoría, sin necesidad de materiales exóticos ni de instalaciones de fabricación revolucionarias. Este enfoque práctico distingue la investigación de las curiosidades de laboratorio que no pueden funcionar fuera de entornos controlados. Los chips se fabricaron con técnicas estándar de producción de semiconductores, lo que sugiere que, si aparece la demanda, la producción podría aumentar utilizando las cadenas de suministro existentes, sin necesidad de invertir miles de millones en infraestructura.
James Millen, investigador del King's College de Londres, explicó la importancia de los cálculos matriciales en el entrenamiento de IA. Señaló que las computadoras digitales son máquinas universales, capaces de calcular cualquier cosa, pero no necesariamente de hacerlo todo de forma eficiente o rápida. Las computadoras analógicas diseñadas para tareas específicas pueden alcanzar una velocidad y una eficiencia extraordinarias en esas aplicaciones, y reducir potencialmente la enorme demanda de energía que genera la creciente dependencia de la IA.
Limitaciones técnicas y desarrollo futuro
A pesar de los resultados destacados de las pruebas, los investigadores reconocen que existen limitaciones importantes. Sun Zhong advirtió que las aplicaciones reales podrían obtener mejoras menores que las sugeridas por los máximos teóricos. El chip está especializado exclusivamente en cálculos matriciales, por lo que solo acelera las partes del entrenamiento de IA que incluyen estas operaciones matemáticas específicas. Si los cálculos matriciales predominan en una carga de trabajo, la aceleración es considerable; pero, en tareas informáticas generales que requieren operaciones diversas, los beneficios siguen siendo limitados.
Esta realidad apunta a que el futuro probablemente dependerá de arquitecturas híbridas, en lugar de reemplazar por completo los procesadores digitales por alternativas analógicas. Las futuras unidades de procesamiento gráfico podrían incorporar circuitos analógicos para realizar partes específicas de los algoritmos de entrenamiento de IA, en particular métodos de optimización de segundo orden y operaciones de álgebra lineal, y mantener a la vez núcleos digitales para la computación de uso general. Aún faltan años para que esta integración llegue a productos comerciales, pero la investigación aporta una base tecnológica para desarrollarla.
La computación en el borde es otro ámbito de aplicación prometedor. Los vehículos autónomos, los robots industriales y los dispositivos de realidad aumentada necesitan una gran capacidad de procesamiento, pero funcionan con estrictas limitaciones de batería y temperatura. Las soluciones actuales dependen de transmitir los datos a servidores en la nube para su procesamiento, lo que introduce demoras y dependencia de la conectividad. Los chips analógicos capaces de ejecutar localmente inferencias complejas de IA, sin las penalizaciones energéticas de los procesadores digitales, podrían permitir que estos dispositivos funcionen de forma más autónoma y prolongar considerablemente la duración de la batería.
La escalabilidad plantea otro desafío. Los procesadores digitales pueden abordar problemas de cualquier tamaño dividiéndolos en partes más pequeñas y procesándolas de forma secuencial, mientras que los sistemas analógicos necesitan circuitos físicamente más grandes para resolver matrices mayores. Construir chips capaces de manejar problemas de un millón por un millón de variables, como los que se encuentran en los modelos grandes de lenguaje actuales, requeriría avances de ingeniería considerables. Aun así, en aplicaciones de computación en el borde, donde el consumo de energía es una limitación determinante, incluso los chips analógicos de menor escala podrían permitir ejecutar IA compleja directamente en los dispositivos, sin depender de conexiones a la nube.
El equipo de investigación señala que sus próximos objetivos son construir chips más grandes y totalmente integrados, capaces de abordar problemas más complejos a mayor velocidad. El éxito en estos esfuerzos podría acelerar el desarrollo de las comunicaciones 6G, permitir un entrenamiento más eficiente de modelos de IA y reducir el impacto ambiental de los centros de datos, que actualmente consumen una proporción creciente de la electricidad mundial. A medida que la computación digital se acerca a límites físicos definidos por la separación entre memoria y procesamiento, las alternativas analógicas ofrecen una vía para seguir mejorando el rendimiento sin aumentar el consumo de energía en la misma proporción.
En síntesis
- Investigadores de la Universidad de Pekín desarrollaron un chip analógico para IA que utiliza memoria resistiva de acceso aleatorio y alcanza una velocidad doce veces mayor y una eficiencia energética doscientas veces superior a la de procesadores digitales avanzados en tareas reales de recomendación y procesamiento de imágenes.
- El dispositivo resuelve el problema de precisión centenario que impedía que la computación analógica igualara la exactitud digital. Utiliza una arquitectura de doble circuito que refina cálculos aproximados hasta lograr márgenes de error comparables a los de sistemas de punto flotante de treinta y dos bits.
- A diferencia de los procesadores digitales, que utilizan unos y ceros binarios, el chip manipula señales eléctricas continuas para realizar cálculos matriciales directamente en la memoria. Así elimina el cuello de botella del traslado de datos, que consume la mayor parte de la energía en la computación convencional.
- La tecnología se fabricó mediante procesos comerciales de producción de semiconductores, lo que apunta a la posibilidad de producirla en masa, aunque las implementaciones actuales manejan matrices más pequeñas que las necesarias para entrenar los mayores modelos de IA.
- Entre sus aplicaciones figuran los sistemas de recomendación personalizada, la compresión de imágenes, el procesamiento de señales inalámbricas 6G y, potencialmente, arquitecturas híbridas que combinen la eficiencia analógica con la flexibilidad digital.
- El avance llega mientras China afronta restricciones a la importación de GPU avanzadas de Nvidia. Ofrece una alternativa desarrollada en el país para determinadas cargas de trabajo de IA y podría reducir el consumo energético de los centros de datos en todo el mundo.
