Micron descarta la DRAM 4F² y apuesta por la unión de obleas y la memoria 3D mientras sus rivales siguen otra ruta

Micron marca un rumbo distinto para la próxima década de la memoria

Micron Technology seguirá desarrollando su actual estructura de celdas DRAM de 6F², en lugar de adoptar el diseño más pequeño de 4F² que exploran Samsung Electronics, SK Hynix y la empresa china ChangXin Memory Technologies (CXMT). Su alternativa combina nuevas mejoras de la DRAM convencional, la unión de obleas y el desarrollo futuro de la DRAM 3D.

En su seminario web sobre tecnología del 21 de octubre de 2026, Micron fijó una fecha concreta para el próximo gran paso: la producción a gran escala de DRAM 1-delta en Boise, Idaho, durante el segundo semestre de 2027. La empresa prevé aumentar la densidad de bits en torno a un 20% y algo más frente a su actual generación 1-gamma, lo que permitiría almacenar más datos en la misma superficie del chip.

Scott DeBoer, presidente y director de tecnología y productos de Micron, dijo que la empresa considera que el escalado adicional de 4F² presenta problemas físicos fundamentales. En su presentación, Micron afirmó que había estudiado esta arquitectura durante más de 20 años y no había encontrado una vía viable para escalarla.

Samsung y SK Hynix siguen otro camino. Ambas investigan estructuras de transistores verticales con las que pretenden hacer viable 4F² antes de una transición posterior a la DRAM 3D. CXMT también trabaja en este diseño para la memoria de servidores, pese a las restricciones que limitan su acceso a equipos avanzados de fabricación de chips.

La competencia gira en torno a una cuestión práctica: ¿qué enfoque permitirá ofrecer una memoria más fiable a menor costo? Micron apuesta a que prolongar el uso de un diseño de celda conocido, mientras cambia la forma de fabricar y conectar los chips, será más beneficioso para sus clientes que pasar a 4F².

Por qué una celda más pequeña genera un debate mayor

La DRAM es la memoria de trabajo que almacena la información que una computadora necesita con rapidez. Cada celda de memoria convencional almacena un bit de datos mediante un transistor, que actúa como interruptor, y un condensador, que retiene una carga eléctrica.

Las denominaciones 6F² y 4F² describen la superficie que ocupa una celda en relación con una dimensión de fabricación llamada F. Si F se mantiene igual, pasar de seis unidades de superficie a cuatro reduciría en un tercio la superficie nominal de la celda. En una disposición ideal, esto permitiría incluir un 50% más de celdas en la misma superficie, ya que seis dividido por cuatro es 1,5.

La objeción de Micron se centra en el condensador. Aunque un transistor se coloque en vertical para ocupar menos espacio, los condensadores situados encima todavía necesitan suficiente espacio para mantener la estabilidad, retener la carga y evitar interferencias con los vecinos. DeBoer dijo que la distancia entre condensadores es el límite fundamental de la densidad de bits de la DRAM.

DeBoer explicó el razonamiento de Micron durante la sesión de preguntas y respuestas:

«El escalado de 4F² presenta problemas fundamentales que, en última instancia, harán que se pase a la DRAM 3D en lugar de a 4F²».

La fabricación añade otras limitaciones. Es más difícil formar de manera uniforme estructuras más altas y estrechas, mientras que las conexiones eléctricas más delgadas pueden ofrecer mayor resistencia y ralentizar las señales. El beneficio comercial depende de cuántos bits funcionales se obtengan de una oblea una vez superadas estas dificultades.

Qué planea fabricar Micron y cuándo

Micron afirma que su tecnología 1-gamma ya se fabrica a gran escala y será la base de productos que presentará durante los próximos 12 meses. Su siguiente generación, 1-delta, está concebida para productos como HBM5, HBM vertical y memoria para inferencia de IA cerca del dispositivo que la utiliza.

La generación posterior, 1-epsilon, incorporará la unión de obleas a la hoja de ruta de la DRAM. Este proceso permite unir obleas fabricadas por separado, lo que da a los ingenieros más libertad para fabricar las celdas de memoria y los circuitos que las acompañan mediante distintas etapas de producción.

Micron también señala la litografía EUV de alta apertura numérica (High-NA EUV) y los nuevos materiales como herramientas para generaciones posteriores. La High-NA EUV utiliza un sistema óptico avanzado para imprimir patrones más finos en los chips. La hoja de ruta incluye, además, dos etapas de desarrollo de la DRAM 3D, denominadas 3D1 y 3D2.

• 21 de octubre de 2026: Micron presenta su decisión de prolongar el uso de 6F² y desarrollar la unión de obleas y la DRAM 3D.
• Segundo semestre de 2027: Micron prevé iniciar la producción a gran escala de DRAM 1-delta en Boise.
• Segundo semestre de 2027: también está previsto que comience el aumento de la producción de NAND de generación 11.
• Generaciones posteriores de DRAM: 1-epsilon incorporará la unión de obleas, seguida de trabajos en litografía avanzada, nuevos materiales y DRAM 3D.
• De 2027 a 2030: la hoja de ruta de HBM de Micron contempla HBM4E, HBM5, HBM5E y HBM6 en años sucesivos.

Micron no fijó una fecha concreta para el lanzamiento comercial de la DRAM 3D. DeBoer dijo que la transición dependerá del costo, la complejidad de fabricación y el rendimiento del dispositivo, y expresó confianza en que todavía se pueden desarrollar varias generaciones más de DRAM planar convencional.

Samsung y SK Hynix apuestan por transistores verticales

El enfoque de Samsung combina transistores de canal vertical, unión de obleas e investigación sobre un semiconductor de óxido llamado óxido de indio, galio y zinc, o IGZO. La empresa lleva alrededor de cinco años investigando la avanzada arquitectura 4F².

Se estudia el IGZO para reducir la corriente de fuga, es decir, la pérdida no deseada de carga eléctrica. Las fugas son importantes porque una celda DRAM debe retener la carga el tiempo suficiente para que la computadora pueda leerla de forma fiable. El concepto de unión de Samsung separa la oblea con las celdas de memoria de la oblea con los circuitos que las acompañan y luego las une.

SK Hynix ha dado a conocer investigaciones que combinan una plataforma de compuerta vertical 4F² con la unión de obleas. La empresa busca aumentar la densidad y reducir el consumo de energía con esta arquitectura, a la vez que se prepara para desarrollar DRAM 3D a más largo plazo.

Las proyecciones del sector sitúan la posible producción coreana de 4F² en torno a 2027-2028, aunque estimaciones más prudentes prevén que los fabricantes establecidos alcancen una producción significativa a finales de 2028 o más adelante. Estas proyecciones dependen del desarrollo, la homologación por parte de los clientes y el rendimiento de producción, es decir, la proporción de chips fabricados que funciona correctamente.

Por tanto, la unión de obleas es una herramienta compartida por estrategias rivales. Samsung y SK Hynix pretenden utilizarla para hacer viable 4F². Micron planea usarla sin abandonar 6F². El desacuerdo se refiere a la arquitectura de las celdas y al orden del desarrollo, no a la utilidad de la unión.

CXMT busca una vía para sortear las restricciones a los equipos

El interés de CXMT en 4F² tiene otro motivo: las restricciones al acceso a equipos de litografía ultravioleta extrema. La empresa busca un cambio estructural que podría aumentar la densidad mientras utiliza herramientas más antiguas de litografía con fluoruro de argón.

Su enfoque propuesto combina estructuras de compuerta vertical con unión híbrida de obleas de 12 pulgadas de diámetro. Las matrices de memoria y los circuitos lógicos periféricos se fabrican por separado y luego se conectan. Las estimaciones asociadas a este enfoque apuntan a un posible aumento de entre el 30% y el 50% en la densidad de almacenamiento.

CXMT tiene como objetivo fabricar módulos de memoria DDR5 registrados, conocidos como RDIMM, para servidores. La empresa anunció que pretende presentar un producto antes de que termine 2026 y también prevé completar su homologación por parte de los clientes ese año. No ha dado a conocer el rendimiento de producción, los volúmenes de envío ni el calendario para un aumento generalizado de la producción comercial.

Entre el anuncio y un aumento considerable de la oferta del mercado quedan varios pasos. Los clientes de servidores deben homologar la memoria y CXMT debe fabricarla de manera uniforme, a un costo que permita aumentar los envíos.

Goldman Sachs prevé que la capacidad mensual de obleas DRAM de CXMT pase de 290.000 a finales de 2026 a 513.000 a finales de 2028. Se trata de un aumento de 223.000 obleas, o alrededor del 77%. El banco también estima que CXMT podría cubrir alrededor del 50% de la demanda de DRAM de China y el 40% de su demanda de HBM para 2028.

La HBM exige más que la fabricación de celdas de memoria. También requiere empaquetado avanzado, conexiones fiables entre chips apilados y una matriz lógica base competente. El acceso a los equipos y procesos de fabricación necesarios contribuirá a determinar la rapidez con que CXMT pueda expandirse en distintos mercados de memoria.

La HBM vertical sitúa la memoria directamente sobre el procesador

La propuesta de HBM vertical de Micron cambia la ubicación de la memoria en un sistema de IA. La HBM convencional ya apila varios chips DRAM, pero normalmente se coloca junto al procesador sobre un intercalador, una plataforma de conexión que transporta señales entre los componentes.

La HBM vertical sitúa la memoria directamente encima del procesador. Micron planea utilizar la unión híbrida, que conecta contactos colocados a distancias muy pequeñas, para crear conexiones más cortas y densas entre la memoria y el hardware de cómputo.

El objetivo principal es aumentar el ancho de banda, es decir, la cantidad de datos que se transfieren cada segundo. Los procesadores de IA trasladan repetidamente grandes volúmenes de información entre la memoria y los circuitos de cómputo. Las conexiones más rápidas pueden ayudar a que el procesador dedique más tiempo a calcular y menos a esperar los datos.

El calor complica el diseño. Un procesador potente genera mucho calor y la memoria situada encima debe funcionar de forma fiable en ese entorno. DeBoer dijo que el principal motivo para desarrollar HBM vertical es aumentar el ancho de banda, mientras que la capacidad de memoria avanzará a otro ritmo debido a las limitaciones térmicas.

Micron desarrolla soluciones de gestión térmica, como disipadores de calor sobre las partes más calientes de una matriz base de HBM. También trabaja en la memoria vertical para inferencia en el borde, o vEIM, con un objetivo inicial de ancho de banda de unos 2 terabytes por segundo por módulo. La inferencia en el borde consiste en ejecutar un modelo de IA cerca del lugar donde se recogen o utilizan los datos.

Los planes de Micron abarcan varios tipos de construcción vertical: unir obleas, apilar chips de memoria sobre un procesador y, con el tiempo, fabricar estructuras de celdas DRAM 3D. Cada opción aborda un aspecto distinto del reto de integrar más memoria y conexiones más rápidas en un espacio limitado.

Avances anuales en HBM frente a una oferta limitada

La hoja de ruta de productos de Micron sitúa HBM4 en 2026, HBM4E en 2027, HBM5 en 2028, HBM5E en 2029 y HBM6 en 2030. El calendario expone la progresión anual que prevé la empresa, con productos estándar y personalizados que se desarrollarán junto con los nuevos diseños verticales.

Micron afirma que su HBM4 actual ya se fabrica a gran escala. Un apilamiento de 12 matrices de memoria ofrece una capacidad de 36 gigabytes y un ancho de banda superior a 2,8 terabytes por segundo, con velocidades de más de 11 gigabits por segundo en cada pin.

La empresa afirma que su eficiencia energética es más de un 20% superior a la de HBM3E. También está probando una versión con 16 matrices de memoria y una capacidad de 48 gigabytes. Se prevé que los productos personalizados incorporen funciones de memoria y lógica específicas para cada cliente en la matriz base, mientras que los productos estándar seguirán formando parte de la gama.

Micron afirma que ya vendió toda su oferta de HBM para 2026. Su director ejecutivo, Sanjay Mehrotra, prevé que la oferta siga por debajo de la demanda durante 2027 y 2028, mientras que se espera que la capacidad adicional de empaquetado en Singapur empiece a contribuir en el primer semestre de 2027.

Estas restricciones de oferta son importantes para los compradores que planifican sistemas de IA. Un mayor ancho de banda de memoria puede mejorar el rendimiento del sistema, pero los clientes también necesitan entregas previsibles, un consumo de energía controlado y capacidad suficiente para sus cargas de trabajo. Micron intenta responder a esas necesidades en conjunto mediante un desarrollo de productos más estrecho con sus clientes.

La misma hoja de ruta abarca teléfonos, servidores y almacenamiento

Los planes de Micron van más allá de la HBM. La empresa prevé que LPDDR6 mejore alrededor de un 35% la eficiencia energética frente a LPDDR5, con avances mayores en algunas capacidades. La memoria LPDDR se utiliza en dispositivos móviles y también está despertando el interés de los centros de datos por sus características de consumo energético.

Se prevé que DDR6 ofrezca alrededor del doble de ancho de banda que DDR5. Micron también planea un RDIMM para servidores con una capacidad de 1 terabyte, tras haber presentado recientemente un módulo de 512 gigabytes. Los módulos de mayor tamaño permiten que los servidores almacenen más información en la memoria de trabajo.

En el caso de la memoria flash NAND, que conserva los datos almacenados cuando se corta la alimentación, Micron prevé iniciar el aumento de la producción de la generación 11 durante el segundo semestre de 2027. El diseño utiliza la unión de obleas y más de 400 capas. Micron afirma que más que duplicará la densidad de bits frente a la generación 9, apunta a multiplicar por 1,5 la velocidad de entrada y salida y reducirá en más de un 25% la energía de transferencia de datos por bit.

La competencia china también se intensifica en el sector NAND. Los datos de Omdia sitúan a Yangtze Memory Technologies en el 14,2% del mercado mundial de NAND en el segundo trimestre, frente al 28,1% de Samsung. En China, YMTC alcanzó el 38,7%, por delante del 33,4% de Samsung. La NAND lleva años utilizando el apilamiento vertical de celdas, mientras que la DRAM afronta una transición más difícil debido a su diseño de celda.

Los chips funcionales y los costos de producción decidirán la competencia

La decisión de Micron orienta los esfuerzos de ingeniería hacia la ampliación de 6F², la mejora de la unión y la preparación de estructuras 3D. Samsung, SK Hynix y CXMT dedican esfuerzos a lograr que una arquitectura de celda más pequeña funcione de manera fiable. Ambas vías conllevan riesgos de fabricación.

En 4F², los desafíos incluyen la distancia entre condensadores, las fugas, las conexiones eléctricas estrechas y el control de la carga dentro de los transistores verticales. La unión exige una alineación muy precisa. La rentabilidad dependerá de que se produzca suficiente memoria funcional para compensar las etapas adicionales del proceso y los costos de desarrollo.

Los proveedores de equipos afrontan requisitos cambiantes con ambas estrategias. La deposición de capas atómicas aplica recubrimientos extremadamente delgados a las estructuras, mientras que el grabado elimina material para formar rasgos estrechos y profundos. Ambos procesos cobran importancia a medida que las estructuras de memoria se vuelven más altas y complejas.

Los inversionistas han reaccionado con fuerza ante las perspectivas contrapuestas de una oferta limitada y una futura expansión de China. El 16 de octubre, las acciones de Micron cayeron más de un 3% y las de SK Hynix, más de un 5%, ante la preocupación por los avances de CXMT. Más tarde, el 21 de octubre, Samsung y SK Hynix subieron alrededor de un 6% en la bolsa de Corea del Sur, lo que muestra la rapidez con la que han cambiado las expectativas.

Para los clientes, la preocupación más inmediata es cuánta memoria estará disponible para sus productos. John Vinh, analista de KeyBanc, prevé que el traslado de capacidad a los centros de datos podría reducir entre un 20% y un 30% la oferta de memoria para computadoras personales y teléfonos inteligentes en 2027. Sus previsiones de precios incluyen aumentos de entre el 15% y el 20% para la DRAM en el cuarto trimestre de 2026 y de alrededor del 20% para la NAND.

Los próximos hitos concretos son la presentación prevista por CXMT de una memoria para servidores antes de que termine 2026, la contribución de la capacidad adicional de empaquetado de Micron a principios de 2027 y el aumento de la producción de 1-delta y de NAND de generación 11 durante el segundo semestre de 2027. La homologación de los clientes, el volumen de chips funcionales y los costos de fabricación mostrarán cómo se traducen los planes rivales en productos.

Puntos clave

• Micron ha descartado la DRAM 4F² y apuesta por prolongar el uso de 6F², incorporar la unión de obleas y desarrollar la DRAM 3D.
• Está previsto que la DRAM 1-delta entre en producción a gran escala en Boise durante el segundo semestre de 2027, con un aumento de densidad de alrededor de un 20% y algo más.
• Samsung y SK Hynix investigan estructuras de transistores verticales 4F² junto con la unión de obleas y el desarrollo de DRAM 3D a más largo plazo.
• CXMT prevé presentar una memoria 4F² para servidores antes de que termine 2026; no se ha dado a conocer la escala de producción.
• La HBM vertical situaría la memoria directamente encima de los procesadores para aumentar el ancho de banda, aunque la gestión del calor sigue siendo un desafío central.
• Micron prevé lanzar sucesivas generaciones de HBM hasta 2030 y espera que la oferta de memoria siga siendo limitada durante 2027 y 2028.