TSMC invertirá 17.000 millones de dólares en la producción de chips avanzados de 3 nm en Japón

Una mejora estratégica: Japón entra en la era de los 3 nm

Taiwan Semiconductor Manufacturing Company (TSMC) confirmó oficialmente sus planes de fabricar en Japón sus semiconductores más avanzados, de 3 nanómetros. La decisión supone un importante cambio respecto de los compromisos anteriores de producir chips menos sofisticados en su planta de Kumamoto. El director ejecutivo, CC Wei, anunció la decisión durante una reunión de alto nivel con la primera ministra japonesa, Sanae Takaichi, en Tokio. Informó que la segunda planta de fabricación de la empresa en el sur de Japón producirá en masa chips de 3 nm, en lugar de los nodos de entre 6 y 12 nanómetros previstos originalmente.

Este giro estratégico convierte a Japón en la nueva sede de producción de los chips lógicos más sofisticados del mundo y sitúa al país, junto con Taiwán y Estados Unidos, en el grupo selecto de destinos de fabricación de TSMC. El anuncio llega mientras la empresa acelera la expansión de su capacidad mundial para atender la demanda sin precedentes de procesadores de inteligencia artificial. TSMC es el principal fabricante de empresas líderes del sector, entre ellas Nvidia.

Detalles de la inversión de 17.000 millones de dólares

El diario japonés Yomiuri informó que la inversión ampliada ascenderá a unos 17.000 millones de dólares, una cifra muy superior a los 12.200 millones previstos inicialmente para la segunda planta en Kyushu. TSMC confirmó la actualización tecnológica para producir chips de 3 nm, pero no verificó el monto específico de la inversión. Sin embargo, la magnitud del compromiso financiero refleja la importancia fundamental del proyecto para la estrategia mundial de la empresa.

La construcción de la segunda planta de fabricación en Kumamoto ya ha comenzado. TSMC afirmó que «las tecnologías y el calendario de aumento de la producción dependerán de las necesidades de nuestros clientes y de las condiciones del mercado». La instalación forma parte de una empresa conjunta llamada Japan Advanced Semiconductor Manufacturing (JASM), que incluye alianzas con Sony y otros socios japoneses. Durante su visita a Tokio, Wei expresó su agradecimiento al Gobierno central de Japón, al Gobierno de la prefectura de Kumamoto y a las comunidades locales por su apoyo continuo al ambicioso proyecto.

La inversión amplía la presencia de TSMC en la región, donde la primera planta de Kumamoto comenzó a operar en febrero de 2024. Esa instalación inicial produce chips con tecnologías de proceso ya consolidadas, mientras que la nueva planta se ocupará de los nodos de 3 nm más avanzados, fundamentales para las aplicaciones de inteligencia artificial de próxima generación.

La importancia de los chips de 3 nm para la IA

La tecnología de proceso de 3 nanómetros representa la frontera actual de la fabricación de semiconductores. Permite a los diseñadores integrar miles de millones de transistores adicionales en espacios más pequeños, al tiempo que mejora la eficiencia energética y el rendimiento de cálculo. Estos chips avanzados son el motor de los sistemas de computación de alto rendimiento y los servidores de inteligencia artificial, e impulsan la actual revolución tecnológica en sectores que van desde los vehículos autónomos hasta los centros de datos en la nube.

La diferencia entre la producción de 3 nm y la de entre 6 y 12 nm prevista anteriormente es considerable. Aunque los chips de 6 nm son adecuados para muchas aplicaciones de electrónica de consumo y del sector automotor, los transistores de 3 nm ofrecen una eficiencia energética y una velocidad de procesamiento significativamente mayores. Esto los hace esenciales para entrenar y ejecutar grandes modelos de IA, cuyas necesidades de cálculo se duplican aproximadamente cada pocos meses y cuyo consumo eléctrico representa un costo operativo importante.

Actualmente, TSMC fabrica sus chips de 3 nm exclusivamente en Taiwán y prevé comenzar a producirlos en su segunda planta de Arizona en 2027. Añadir capacidad de producción en Japón aporta una diversificación geográfica crucial a una cadena de suministro sometida a una presión creciente por las tensiones geopolíticas y la concentración de la fabricación avanzada en Taiwán.

Durante su reunión con la primera ministra Takaichi, Wei destacó la importancia económica del anuncio. El director ejecutivo afirmó:

Creemos que esta planta contribuirá aún más al crecimiento económico local y, sobre todo, sentará las bases del negocio de inteligencia artificial de Japón.

Wei añadió que TSMC está conversando activamente con clientes y socios japoneses sobre una mayor colaboración en distintas áreas esenciales para el sector de la inteligencia artificial.

El respaldo del Gobierno japonés y la seguridad económica

El Gobierno japonés ha definido la fabricación de semiconductores como un «proyecto nacional» destinado a garantizar que el país siga siendo estratégicamente esencial en medio de la competencia tecnológica entre las principales potencias mundiales. Según un análisis de la Brookings Institution, Japón invertirá aproximadamente el 0,71 % de su producto interno bruto (unos 25.700 millones de dólares) entre 2022 y 2025 para reactivar su sector de semiconductores. Esta proporción supera ampliamente la de Alemania (0,41 %), Estados Unidos (0,21 %) y Francia (0,2 %).

Tokio ya ha concedido importantes subsidios para respaldar la primera planta de TSMC en Kyushu y, según informes, estudia ofrecer más apoyo financiero al plan de inversión ampliado en tecnología de 3 nm. La primera ministra Takaichi destacó la gran importancia de los chips de 3 nm para la seguridad económica, en línea con la estrategia más amplia de Japón de asegurar las cadenas de suministro de industrias fundamentales, como la electrónica, la fabricación de automóviles y la defensa.

Este apoyo gubernamental forma parte de una política industrial de carácter preventivo, destinada a reducir los riesgos de posibles interrupciones de las cadenas de suministro. El Ministerio de Economía, Comercio e Industria de Japón inició conversaciones para atraer inversiones de TSMC en 2019, antes de que la pandemia pusiera de relieve la escasez mundial de chips. Esto demuestra una previsión estratégica a largo plazo sobre la vulnerabilidad que supone concentrar la capacidad de fabricación.

La diferencia con Rapidus: complementariedad, no competencia

Japón impulsa al mismo tiempo otra ambiciosa iniciativa de semiconductores a través de Rapidus, una empresa nacional de fundición de semiconductores que aspira a producir chips aún más avanzados, de 2 nm, en Hokkaido para 2027. El Gobierno ha determinado que los dos proyectos atenderán distintos mercados y aplicaciones, por lo que no competirán directamente entre sí.

Mientras que la planta de 3 nm de TSMC utilizará la probada tecnología FinFET (transistor de efecto de campo de aleta) para iniciar de inmediato la producción a gran escala, Rapidus planea pasar directamente a la arquitectura GAA (transistor de compuerta integral) para fabricar chips de 2 nm. Esta diferencia tecnológica significa que Rapidus se orientará a una futura generación de computación de alto rendimiento y aplicaciones militares que requieren tolerancia a la radiación y eficiencia energética de última generación. La planta de TSMC en Kumamoto, en cambio, atenderá la demanda comercial inmediata de procesadores de inteligencia artificial.

El análisis de Brookings señala que la estrategia de dos vías de Japón es una forma de protegerse frente a distintos escenarios: combina la alianza con TSMC, de bajo riesgo y alta certidumbre, con la iniciativa Rapidus, de alto riesgo y alto rendimiento potencial. Esta diversificación permite a Japón reconstruir su ecosistema de semiconductores mediante la actividad económica inmediata que genera TSMC, al tiempo que mantiene sus aspiraciones de liderazgo tecnológico futuro gracias al desarrollo de capacidades nacionales.

Contexto mundial: Arizona, Taiwán y la diversificación de la fabricación

La expansión de TSMC en Japón se produce en un contexto de grandes inversiones mundiales en capacidad de producción. En marzo de 2025, la empresa anunció que ampliaría a 165.000 millones de dólares sus inversiones en Estados Unidos. El plan incluye tres nuevas plantas de fabricación y dos instalaciones de empaquetado avanzado en Arizona. Está previsto que la segunda planta de Arizona comience a instalar equipos de producción de 3 nm en el verano de 2026 y alcance la producción a gran escala en 2027, el mismo plazo previsto ahora para la planta japonesa ampliada.

El desarrollo paralelo de capacidad de producción de 3 nm en Arizona y Kumamoto refleja la estrategia de TSMC de crear redundancia geográfica para sus clientes más importantes, entre ellos Apple, Nvidia, AMD y Qualcomm. Al distribuir la fabricación avanzada entre tres jurisdicciones políticas distintas, la empresa reduce los riesgos asociados a conflictos regionales, disputas comerciales o desastres naturales que podrían interrumpir la producción concentrada en Taiwán.

Analistas del mercado señalaron que la estrategia de expansión en Japón generó de inmediato confianza entre los inversionistas: los recibos de depósito estadounidenses de TSMC, cotizados en Estados Unidos, subieron un 0,77 % antes de la apertura del mercado tras el anuncio. La inversión también refuerza la posición de Japón en la cadena mundial de suministro de semiconductores. Las empresas japonesas ya dominan segmentos fundamentales de equipos y materiales, con una cuota de mercado mundial del 88 % en desarrolladores de recubrimientos y del 53 % en obleas de silicio.

Fundamentos técnicos y cadenas de suministro locales

El éxito de la iniciativa de TSMC en Japón depende en gran medida de la infraestructura de semiconductores ya existente en el país. Proveedores japoneses como Tokyo Electron, Shin Etsu Chemical e Ibiden suministran equipos, materiales y sustratos de empaquetado esenciales para la fabricación de chips avanzados. Según se informa, TSMC se ha fijado el objetivo de alcanzar un 60 % de compras locales para sus operaciones en Kumamoto, de modo que la inversión genere beneficios económicos amplios en toda la base industrial de Japón.

Esta integración de la cadena de suministro es fundamental para tecnologías de empaquetado avanzado como Chip on Wafer on Substrate (CoWoS), que TSMC utiliza ampliamente para producir chips de inteligencia artificial. Empresas como Ajinomoto, conocida tradicionalmente por sus productos alimentarios y actualmente también gran productora de la resina Ajinomoto Build Up Film (ABF), utilizada en el empaquetado de chips, han triplicado su valor de mercado gracias a la demanda de aplicaciones de computación de alto rendimiento.

La concentración de estos proveedores especializados en Japón ofreció a TSMC una sólida justificación tecnológica para su inversión inicial, más allá de los subsidios gubernamentales. Según señalaron investigadores de Brookings, la posibilidad de desarrollar junto con Sony sensores de imagen CMOS de próxima generación representaba una oportunidad de mercado concreta que justificaba la expansión geográfica. Además, la presencia de un socio local importante como Sony facilitaba los complejos trámites regulatorios.

Calendario de construcción e impacto regional

Las obras de la segunda planta de Kumamoto ya han comenzado, lo que supone un hito importante después de que informes anteriores apuntaran a posibles retrasos. A mediados de 2025, según se informó, las obras se habían ralentizado porque TSMC daba prioridad a su enorme expansión en Arizona. En un primer momento, el director ejecutivo Wei mencionó las dificultades del tráfico regional como uno de los factores. Sin embargo, el Gobierno japonés rechazó esas afirmaciones y señaló que TSMC no había informado oficialmente de problemas de infraestructura.

Con las obras en marcha y el nodo tecnológico actualizado a 3 nm, la planta permitirá a Japón captar una parte importante del auge de la inteligencia artificial. El paso del plan original de fabricar chips de entre 6 y 12 nm, adecuados para aplicaciones automotrices y de computación general, a los nodos de 3 nm, diseñados específicamente para aceleradores de IA, refleja la rápida evolución de la demanda del mercado durante el último año.

La ubicación de Kumamoto ofrece ventajas estratégicas, como la proximidad a los clústeres de semiconductores existentes, un riesgo de terremotos relativamente bajo en comparación con otras regiones japonesas y un sólido apoyo de los gobiernos prefectural y nacional. Estos factores crean un entorno en el que TSMC puede reproducir algunos aspectos de la excelencia operativa que ha alcanzado en Taiwán y, al mismo tiempo, responder a la demanda de sus clientes de diversificar la fabricación.

En síntesis

• TSMC confirmó que fabricará chips de 3 nm en su segunda planta de Kumamoto, Japón, en lugar de la producción de entre 6 y 12 nm prevista anteriormente.
• Según se informa, la inversión ascenderá a 17.000 millones de dólares, con el respaldo de subsidios del Gobierno japonés destinados a reforzar la seguridad económica.
• El director ejecutivo, CC Wei, anunció la decisión durante una reunión con la primera ministra Sanae Takaichi en Tokio y destacó el papel de la planta en la creación de las bases del negocio de inteligencia artificial de Japón.
• La planta responderá al fuerte aumento de la demanda mundial de chips de inteligencia artificial. TSMC es un proveedor clave de empresas como Nvidia.
• La construcción de la segunda planta ya ha comenzado. Se sumará a la instalación de TSMC que abrió en Kumamoto en febrero de 2024.
• Japón también respalda a Rapidus, una empresa nacional que aspira a producir chips de 2 nm en Hokkaido. El Gobierno ha determinado que los dos proyectos atenderán distintos mercados y no competirán directamente.
• TSMC también prevé producir chips de 3 nm en su segunda planta de Arizona a partir de 2027, lo que diversificará geográficamente la fabricación de chips avanzados más allá de Taiwán.