Una misión de semiconductores centrada en el ahorro de energía
Corea del Sur se propone aumentar la eficiencia de la computación de IA, de unos dos tokens por vatio en la actualidad a 200 en 2035, e incorpora a Samsung Electronics, SK hynix y al fabricante de equipos para semiconductores Jusung Engineering a una misión de investigación gubernamental. El plan combina una mejora de 8,8 veces en el rendimiento informático con una reducción de 11,4 veces en el consumo de energía, con el objetivo de multiplicar aproximadamente por 100 la capacidad de cálculo por vatio.
Contenido
- Una misión de semiconductores centrada en el ahorro de energía
- Qué significa realmente el objetivo de multiplicar por 100
- Por qué la memoria ocupa un lugar central
- Una pila de memoria que combina DRAM y NAND
- Tres etapas hasta 2035
- El encapsulado se incorpora al plan de computación
- Quién dirigirá la investigación
- Financiación pública y decisiones pendientes
- Puntos clave
El Ministerio de Ciencia y TIC puso en marcha en Seúl, el 14 de octubre, comités operativos y técnicos para la misión de semiconductores K Moonshot. Participan más de 20 expertos del Gobierno, la industria, universidades e instituciones de investigación. Su tarea es desarrollar tecnologías fundamentales que aborden dos límites relacionados de la computación de IA: la energía que consume la transferencia de datos y la dificultad de suministrar esos datos a los procesadores con suficiente rapidez.
La iniciativa sobre semiconductores es una de las 12 misiones de K Moonshot, un programa que combina IA con ciencia y tecnología para afrontar desafíos nacionales. Su objetivo central es construir sistemas de computación en torno a la memoria, en lugar de tratarla como un almacén separado que debe enviar información constantemente a un procesador.
El ministerio ha asignado 25.000 millones de wones a proyectos clave para el año posterior al lanzamiento. Se trata de una asignación inicial, no de un presupuesto declarado para todo el programa hasta 2035. La distinción es importante porque el trabajo propuesto abarca desde dispositivos y procesos de fabricación hasta pilas de memoria, encapsulado y plataformas completas de computación.
Qué significa realmente el objetivo de multiplicar por 100
La misión mide su ambición en tokens por vatio. Los tokens son las unidades de texto que procesan muchos modelos de IA generativa: a veces palabras completas y otras, partes de palabras. En este caso, la medida busca expresar cuánta capacidad de procesamiento de IA puede ofrecer un sistema en función de la energía que consume.
El cálculo que sustenta el objetivo es coherente: 8,8 multiplicado por 11,4 es igual a 100,32. Por tanto, aumentar el rendimiento y reducir a la vez la energía necesaria para alcanzarlo produciría aproximadamente la mejora anunciada. Pasar de dos a 200 tokens por vatio también supone multiplicar por 100.
Se trata de objetivos de investigación, no de resultados de un chip terminado. El anuncio no determina qué modelo de IA, carga de trabajo o configuración de computación se utilizará para medir el éxito. Tampoco especifica si la medición de energía abarcará chips individuales o un sistema más amplio. Esas decisiones serán importantes para comparar futuras demostraciones con el punto de partida.
Un aumento de la eficiencia no implica automáticamente una reducción equivalente del consumo total de electricidad. Si se realiza mucho más trabajo de IA, el consumo total aún puede aumentar. La promesa medible de la misión es realizar más cálculos por cada vatio, con objetivos separados para el rendimiento y el consumo de energía.
Por qué la memoria ocupa un lugar central
El ministerio señala los cuellos de botella de memoria y el aumento del consumo de energía como limitaciones fundamentales. En la computación convencional, los procesadores recuperan datos de la memoria repetidamente y devuelven los resultados. Cuando los procesadores pueden trabajar más rápido de lo que llegan los datos, parte de su capacidad queda sin utilizar. Mover esos datos también consume energía.
La computación centrada en la memoria busca reducir esa carga colocando el procesamiento dentro de la memoria o más cerca de ella. El objetivo va más allá de acelerar un chip de memoria: implica cambiar la forma en que interactúan el procesamiento, el almacenamiento y la transferencia de datos.
Este enfoque conecta los dos objetivos numéricos de la misión. Reducir las demoras en la transferencia de datos puede ayudar a los procesadores a completar más trabajo, mientras que acortar o evitar transferencias puede reducir el consumo de energía. Será necesario comprobar mediante demostraciones si las tecnologías previstas ofrecen ambos beneficios a la escala requerida.
El enfoque del ministerio también refleja la expansión de la IA más allá de los modelos generativos que funcionan en grandes centros de computación. La IA que opera directamente en dispositivos debe ajustarse a los límites de batería y temperatura. La IA física, incluida la robótica, debe combinar un procesamiento oportuno con la gestión de la energía. El anuncio no establece objetivos de rendimiento separados para estas aplicaciones, pero señala su crecimiento como motivo para desarrollar chips más eficientes.
Una pila de memoria que combina DRAM y NAND
Uno de los proyectos clave de la misión es una nueva forma propuesta de memoria de alto ancho de banda, o HBM. Combinaría verticalmente HBD, un componente de memoria basado en DRAM, con HBF, un componente basado en memoria flash NAND. El objetivo es reunir la velocidad de la DRAM y la mayor capacidad de almacenamiento asociada a la NAND.
La DRAM permite acceder rápidamente a los datos de trabajo, mientras que la memoria flash NAND almacena datos sin requerir un suministro continuo de energía. Cumplen funciones distintas y tienen características de funcionamiento diferentes. Por ello, combinarlas implica más que simplemente añadir capas a una pila de memoria existente.
El diseño propuesto responde a la necesidad de mantener accesibles mayores cantidades de datos de IA sin que las transferencias entre almacenamiento, memoria y procesadores dominen el rendimiento y el consumo de energía. La integración vertical busca reunir estas funciones en una estructura más compacta.
El anuncio no especifica objetivos de capacidad, ancho de banda, rendimiento de fabricación ni fechas de lanzamiento comercial para este proyecto de memoria. Por tanto, debe entenderse como una línea de desarrollo, no como el anuncio de un producto. Su valor dependerá de la eficacia con que funcionen conjuntamente las distintas tecnologías de memoria y del rendimiento de la pila resultante en un sistema completo.
Tres etapas hasta 2035
La hoja de ruta divide el desarrollo en tres etapas: desde dispositivos semiconductores muy pequeños hasta chips apilados y, finalmente, plataformas integradas. La secuencia prevista es la siguiente:
- 14 de octubre: el ministerio pone en marcha los comités operativos y técnicos en Seúl.
- De 2026 a 2029: el desarrollo se centra en dispositivos y procesos semiconductores de dimensiones extremadamente reducidas.
- De 2030 a 2032: el programa avanza en tecnologías de semiconductores apilados.
- De 2033 a 2035: el trabajo se centra en plataformas integradas y demostraciones a nivel de sistema.
- 2035: la misión fija como objetivo alcanzar 200 tokens por vatio, frente a los aproximadamente dos del punto de partida indicado.
Las informaciones difieren en cuanto al año del lanzamiento. Un relato indica explícitamente que fue el 14 de octubre de 2026, mientras que otros mencionan el 14 de octubre sin especificar el año. Por ello, conviene distinguir la fecha de lanzamiento de la hoja de ruta y no utilizar un año incierto para asignar una fecha de calendario a la financiación descrita como correspondiente al año siguiente.
La primera etapa incluye tecnología de dispositivos y procesos para circuitos de menos de un nanómetro. Un nanómetro equivale a una milmillonésima parte de un metro. El anuncio marca una línea de investigación a una escala excepcionalmente pequeña, pero no explica exactamente a qué dimensiones se refiere el objetivo ni ofrece un calendario de fabricación.
La etapa final es especialmente importante para el propósito declarado de la misión. Un dispositivo o componente de memoria prometedor no bastará por sí solo para demostrar una mejora de 100 veces en la eficiencia de la computación. Las tecnologías deberán integrarse y probarse en conjunto para determinar qué ofrecen como plataforma operativa.
El encapsulado se incorpora al plan de computación
El ministerio también prevé un encapsulado avanzado que reúna sustratos de vidrio, comunicaciones ópticas y chips de computación. El encapsulado es la estructura que conecta y sostiene los chips, lo que les permite intercambiar datos y funcionar como un sistema. En esta misión, forma parte de la tecnología que se desarrollará, no es simplemente la última etapa después de fabricar los chips.
Las comunicaciones ópticas utilizan luz para transmitir información. Su inclusión incorpora las conexiones entre componentes a las áreas de investigación, junto con los dispositivos y la memoria. Los sustratos de vidrio también forman parte del trabajo de integración previsto, aunque el anuncio no ofrece especificaciones ni ventajas cuantificadas para los diseños propuestos.
La estrategia general refleja un cambio señalado por el ministerio: la competencia está dejando de centrarse únicamente en reducir el tamaño de un chip y se orienta a integrar dispositivos, procesos de fabricación, memoria, encapsulado y sistemas. Mejorar un componente puede aportar beneficios limitados si otro sigue restringiendo la transferencia de datos o consume demasiada energía.
Por eso, la misión incluye demostraciones integradas que respondan a la demanda industrial. El objetivo es comprobar si los avances funcionan conjuntamente en condiciones de computación útiles, en lugar de evaluar cada resultado de investigación solo por su rendimiento aislado.
Quién dirigirá la investigación
Kim Ji-young, director del programa de semiconductores, preside el comité operativo. Entre los participantes figuran el Ministerio de Ciencia y TIC, la Fundación Nacional de Investigación de Corea, Samsung Electronics, SK hynix y Jusung Engineering, además de expertos académicos y de investigación.
El comité operativo establecerá y revisará los planes de los proyectos de investigación, examinará asuntos importantes de ejecución y coordinará las decisiones. Un comité técnico independiente elaborará la hoja de ruta tecnológica, planificará proyectos detallados, supervisará los avances de la investigación y gestionará los objetivos. Así, las responsabilidades se dividen entre la dirección del programa y la ejecución técnica.
En la reunión de lanzamiento, los participantes analizaron las prioridades para las tecnologías fundamentales, los objetivos de cada etapa, los vínculos con los programas de investigación sobre semiconductores ya existentes y las demostraciones orientadas a la demanda industrial. Se espera que Jusung Engineering contribuya al desarrollo de dispositivos y procesos, aportando la perspectiva de un fabricante de equipos a un grupo que también incluye a grandes productores de memoria.
Kim Sung-soo, funcionario del ministerio responsable de la política de investigación y desarrollo, dijo que la misión debería conectar la investigación fundamental con la competitividad industrial:
«Concentraremos las capacidades de la industria, el mundo académico y las instituciones de investigación para asegurar de forma proactiva tecnologías fundamentales para los semiconductores del futuro y garantizar que los resultados de la investigación se traduzcan en competitividad industrial mediante la misión de semiconductores K-Moonshot».
La puesta en marcha del comité establece una estructura de gobernanza. Por sí sola, no demuestra que las tecnologías propuestas estén listas para la producción ni que las empresas participantes se hayan comprometido a desarrollar productos comerciales específicos.
Financiación pública y decisiones pendientes
El ministerio espera que la inversión pública respalde tecnologías costosas y con importantes riesgos técnicos, incluida la investigación que a las empresas puede resultarles difícil financiar por sí solas. Universidades, empresas e institutos de investigación desarrollarán tecnologías fundamentales, mientras que el Gobierno y la industria las validarán conjuntamente mediante proyectos de investigación.
La asignación de 25.000 millones de wones supone un compromiso inicial de financiación para la misión. El anuncio no ofrece un presupuesto total hasta 2035, un desglose de la financiación entre los participantes ni una cifra de inversión empresarial conjunta. Estas omisiones limitan las conclusiones que pueden extraerse sobre la dimensión total de la iniciativa.
También quedan sin resolver públicamente varios detalles técnicos: el parámetro de referencia para medir los tokens por vatio, el alcance exacto de la medición de energía, las especificaciones de la pila que combina DRAM y NAND, y los criterios para aceptar las demostraciones integradas. Son decisiones prácticas que determinarán si los avances pueden medirse de manera coherente frente al objetivo principal.
La hoja de ruta establece períodos generales de desarrollo, pero no fechas concretas para futuras audiencias, decisiones de financiación o lanzamientos de productos. La siguiente etapa sustancial corresponde a los comités: convertir la misión en proyectos detallados, asignar objetivos medibles y vincular la investigación con los programas existentes. La prueba central será determinar si los avances en memoria, dispositivos y encapsulado generan la eficiencia prometida cuando se combinan.
Puntos clave
- Corea del Sur busca aumentar la eficiencia de la computación de IA, de unos dos a 200 tokens por vatio para 2035.
- El objetivo combina una mejora de 8,8 veces en el rendimiento con una reducción de 11,4 veces en el consumo de energía.
- Samsung Electronics, SK hynix y Jusung Engineering participan junto con el Gobierno, universidades e instituciones de investigación.
- Una pila de memoria propuesta combinaría HBD basado en DRAM con HBF basado en NAND.
- La hoja de ruta abarca tecnologías de semiconductores de dimensiones reducidas entre 2026 y 2029, chips apilados entre 2030 y 2032 y plataformas integradas entre 2033 y 2035.
- El ministerio ha asignado 25.000 millones de wones a proyectos clave iniciales, pero no ha anunciado un presupuesto total hasta 2035.
- No se han especificado los parámetros de referencia ni las fechas de lanzamiento comercial.
